Enviar mensaje
Inicio ProductosTablero del PWB de HDI

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB

CHINA Bicheng Electronics Technology Co., Ltd certificaciones
CHINA Bicheng Electronics Technology Co., Ltd certificaciones
Kevin, Recibió y probó los tableros - gracias mucho. Éstos son perfectos, exactamente qué necesitamos. rgds Ricos

—— Rich Rickett

Ruth, Conseguí el PWB hoy, y son apenas perfectos. Permanezca por favor una poca paciencia, mi orden siguiente está viniendo pronto. Atentamente de Hamburgo Olaf

—— Olaf Kühnhold

Hola Natalie. Era perfecto, yo ata algunas imágenes para su referencia. Y yo envíele los 2 proyectos siguientes para presupuestar. Gracias mucho otra vez

—— Sebastian Toplisek

Kevin, Las gracias, fueron hechos perfectamente, y trabajan bien. Según lo prometido, aquí son los vínculos para mi último proyecto, usando el PCBs que usted fabricó para mí: Atentamente Daniel

—— Daniel Ford

Estoy en línea para chatear ahora

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB

Multi Layer HDI PCB Board IATF16949 buried via PCB
Multi Layer HDI PCB Board IATF16949 buried via PCB

Ampliación de imagen :  Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB

Datos del producto:
Lugar de origen: China
Nombre de la marca: Bicheng
Certificación: UL, ISO9001, IATF16949
Número de modelo: BIC-203.V1.0
Pago y Envío Términos:
Cantidad de orden mínima: 1pcs
Precio: USD9.99-99.99
Detalles de empaquetado: Vacío bags+Cartons
Tiempo de entrega: 8-9 días laborables
Condiciones de pago: T/T
Capacidad de la fuente: 5000pcs por mes
Descripción detallada del producto
Materia prima: Rogers, FR-4, polyimide, etc Cuenta de la capa: Solo lado, capa doble, PWB de múltiples capas, híbrido
Tamaño del PWB: ≤400 mm X 500 mm Peso de cobre: 0.5oz (17 µm), 1oz (los 35µm), 2oz (los 70µm)
Final superficial: Cobre desnudo, HASL, ENIG, OSP, lata de la inmersión etc….
Alta luz:

Tablero multi del PWB de la capa HDI

,

Tablero del PWB de IATF16949 HDI

,

IATF16949 enterró vía el PWB

 

Wel sombrero esa través de PCB?Y su capacitancia parásita e inductancia parásita

Etiqueta#tarjeta de circuito impresodiseño,multicapatarjeta de circuito impreso, PCB de interconexión de alta densidad

 

Agujero de placa de circuito impresos

Via es una de las partes importantes de la placa de circuito impreso multicapa, y el costo de la perforación suele representar entre el 30 % y el 40 % del costo de fabricación de la placa de circuito impreso.Brevemente, cada agujero en la PCB se puede llamar vía.Desde el punto de vista de la función, el agujero

se puede dividir en dos categorías: una se usa como conexión eléctrica entre las capas, la otra se usa como fijación o posicionamiento del dispositivo.Estos orificios generalmente se dividen en tres tipos, a saber, orificio ciego (vía ciega), orificio enterrado (vía enterrada) y orificio pasante (vía pasante).

 

1.1 Composición deHoles

El orificio ciego está ubicado en la superficie superior e inferior de la placa de circuito impreso y tiene una cierta profundidad para la conexión entre la línea de superficie y la línea interna de abajo.La profundidad del agujero por lo general no excede una determinada relación (apertura).El orificio enterrado es un orificio de conexión ubicado en la capa interna de la placa de circuito impreso, que no se extiende hasta la superficie de la placa de circuito.

Los dos tipos de orificios anteriores se encuentran en la capa interna de la placa de circuito.El proceso de formación del orificio pasante se usa antes de la laminación, y varias capas internas pueden superponerse durante la formación del orificio pasante.

 

El tercero se llama orificio pasante, que atraviesa toda la placa de circuito.Se puede utilizar para interconectar internamente o como orificio de ubicación de instalación para componentes.Debido a que el orificio pasante es más fácil de realizar y el costo es bajo, se usa en la mayoría de las placas de circuito impreso en lugar de los otros dos.Los siguientes orificios mencionados, sin instrucciones especiales, se consideran orificios pasantes.

 

Desde el punto de vista del diseño, un orificio se compone principalmente de dos partes, una es el orificio central (agujero de perforación), la otra es el área de la almohadilla alrededor del orificio, consulte a continuación.El tamaño de estas dos partes determina el tamaño del agujero.Claramente, en

Diseño de PCB de alta velocidad y alta densidad, los diseñadores siempre quieren que los agujeros sean más pequeños, mejor, para que pueda dejar más espacio de cableado en la placa.

 

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB 0

 

Además, cuanto más pequeño es el orificio, menor es su propia capacitancia parásita y más adecuado para circuitos de alta velocidad.La reducción del tamaño del agujero provoca el aumento del coste, y el tamaño del agujero no puede reducirse sin restricciones.Está limitado por la tecnología de perforación y galvanoplastia, etc.

 

Cuanto más pequeño sea el orificio, más tiempo llevará perforarlo y más fácil será desviarse de la posición central;y cuando la profundidad del orificio supera las 6 veces el diámetro del orificio, no se puede garantizar que la pared del orificio pueda recubrirse uniformemente con cobre.Ahora, por ejemplo, el grosor normal de una PCB (profundidad del orificio pasante) es de 1,6 mm, por lo que el diámetro mínimo del orificio proporcionado por el fabricante de la PCB solo puede alcanzar los 0,2 mm.

 

1.2 ParásitoCcapacidad deVías

La vía en sí tiene una capacitancia parásita a tierra.Donde se sabe que el diámetro del orificio de aislamiento en la capa de tierra es D2, el diámetro de la almohadilla de vía es D1, el espesor de la PCB es T, la constante dieléctrica del sustrato es ε, entonces el valor del parásito La capacitancia a través del orificio es aproximadamente como sigue:

 

C=1,41εTD1/(D2-D1).

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB 1

 

El principal efecto de la capacitancia parásita a través del orificio es prolongar el tiempo de subida de la señal y reducir la velocidad del circuito.Por ejemplo, una placa PCB con un grosor de 50 mil, si usa una vía con un diámetro interior de 10 mil y un diámetro de almohadilla de 20 mil, una distancia de 32 mil entre la almohadilla y el área de cobre a tierra, entonces podemos obtener aproximadamente la capacitancia parásita de la vía por lo anterior fórmula: C=1,41 x4,4x0,050x0,020/(0,032-0,020)=0,517pF.La cantidad variable de esta parte de la capacitancia provocada por el tiempo de subida es: T10-90=2.2 C (Z0/2)=2.2 x0.517x(55/2)=31.28 ps.

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB 2

 

A partir de estos valores, se puede ver que aunque la utilidad del retardo ascendente causado por la capacitancia parásita de una sola vía no es obvia, el diseñador debe tener en cuenta que si se utilizan múltiples vías entre capas.

 

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB 3

 

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB 4

 

1.3 ParásitoInductancia deVías

Además de la capacitancia parásita, existe al mismo tiempo una inductancia parásita a través de vías.En el diseño de circuitos digitales de alta velocidad, el daño causado por la inductancia parásita a través del orificio suele ser mayor que el de la capacitancia parásita.Su inductancia en serie parásita debilita la contribución de la capacitancia de derivación y debilita la utilidad de filtrado de todo el sistema de suministro de energía.Podemos usar la siguiente fórmula para calcular simplemente una inductancia parásita aproximada de la vía:

 

L=5.08h[ln(4h/d)+1].

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB 5

 

Donde L se refiere a la inductancia de la vía, h a la longitud de la vía, d al diámetro de la vía.De la fórmula se puede ver que el diámetro de la vía tiene poco efecto sobre la inductancia, pero el mayor efecto sobre la inductancia es la longitud de la vía.Todavía usando el ejemplo anterior, se puede calcular que la inductancia de la vía es: L=5.08 x0.050[ln (4x0.050/0.010)1]=1.015 nH.Cuando el tiempo de subida de la señal es de 1 ns, la impedancia equivalente es: XL=πL/T10-90=3.19Ω.Tal impedancia no puede ser ignorada en el paso de corriente de alta frecuencia.En particular, la capacitancia de derivación debe pasar a través de dos vías al conectar la capa de potencia y la capa de tierra, de modo que la inductancia parásita de las vías aumente exponencialmente.

 

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB 6

 

Tablero multi IATF16949 del PWB de la capa HDI enterrado vía el PWB 7

 

1.4 Diseño de vía en PCB de Alta Velocidad

Del análisis anterior de las características parásitas de las vías, podemos ver que en el diseño de PCB de alta velocidad, la vía aparentemente simple a menudo trae grandes efectos negativos al diseño del circuito.Para reducir el efecto adverso del efecto parásito de la vía, podemos intentar hacerlo en el diseño de la siguiente manera:

 

1) Teniendo en cuenta el costo y la calidad de la señal, elija un tamaño razonable para el vas.Como el diseño de PCB del módulo de memoria de 6-10 capas, la vía de 10/20 mil (almohadilla de perforación) es mejor;para algunas placas de tamaño pequeño de alta densidad, también puede intentar usar 8/18 mil vía.En la actualidad, dado que en la fabricación se utilizan máquinas perforadoras láser, es posible utilizar orificios de menor tamaño bajo condiciones técnicas.Para la vía de alimentación o cable de tierra se puede considerar un tamaño mayor para reducir la impedancia.

 

2)De las dos fórmulas discutidas anteriormente, se puede concluir que el uso de una placa de PCB más delgada es beneficioso para reducir los dos parámetros parásitos de la vía.

 

3) Las líneas de señal de la placa en la medida de lo posible no cambien de capa, es decir, trate de no utilizar vías innecesarias.

 

4) El pin de la fuente de alimentación y la tierra deben perforarse a bordo cerca, cuanto más corto sea el cable conductor entre la vía y el pin, mejor, porque conducirán al aumento de la inductancia.Al mismo tiempo, el cable conductor de alimentación y tierra debe ser lo más grueso posible para reducir la impedancia.

 

5) Coloque algunas vías de tierra cerca de las vías del área de conmutación de la capa de señal para proporcionar el bucle más cercano para la señal.Incluso se puede colocar una gran cantidad de vías de conexión a tierra redundantes en la placa PCB.Por supuesto, el diseño también debe ser flexible.El modelo de vía discutido anteriormente es que cada capa tiene almohadillas y, a veces, podemos reducir el tamaño o incluso eliminar las almohadillas de algunas capas.Especialmente en el caso de una alta densidad de áreas de vía, puede conducir a la formación de una ranura rota en la capa de cobre con un bucle de partición.Para resolver el problema, además de mover la posición de vía, también podemos considerar reducir el tamaño de la almohadilla de la capa de cobre.

 

Contacto
Bicheng Electronics Technology Co., Ltd

Persona de Contacto: Ms. Ivy Deng

Teléfono: 86-755-27374946

Fax: 86-755-27374848

Envíe su pregunta directamente a nosotros (0 / 3000)